被譽(yù)為集成電路領(lǐng)域“國(guó)際奧林匹克盛會(huì)”的國(guó)際固態(tài)電路會(huì)議（International Solid-State Circuits Conference, ISSCC）受新冠病毒疫情影響于2021年2月13日至22日以線上會(huì)議形式舉行，本次會(huì)議是該系列會(huì)議的第68屆。信息科學(xué)技術(shù)學(xué)院微納電子學(xué)系在“超低功耗智能物聯(lián)網(wǎng)芯片(AIoT)”“高性能雷達(dá)頻率源”等高端芯片領(lǐng)域取得重要進(jìn)展，相關(guān)成果在ISSCC上報(bào)道。

 

 

面向智能物聯(lián)網(wǎng)（AIoT）對(duì)低功耗喚醒芯片的迫切需求，北京大學(xué)黃如院士-葉樂(lè)副教授課題組與浙江省北大信息技術(shù)高等研究院、浙江大學(xué)、上海芯翼信息科技有限公司合作，提出了國(guó)際首創(chuàng)的異步事件驅(qū)動(dòng)型AIoT芯片架構(gòu)，解決了在隨機(jī)稀疏應(yīng)用場(chǎng)景下長(zhǎng)時(shí)平均功耗高的問(wèn)題，顯著降低了AIoT節(jié)點(diǎn)設(shè)備的功耗；課題組同時(shí)提出了異步脈沖的信號(hào)特征提取方法，僅以幾十nW的極低功耗代價(jià)便實(shí)現(xiàn)了信號(hào)特征提??；不僅如此，基于“時(shí)域幀生成器”和“卷積神經(jīng)網(wǎng)絡(luò)”智能推斷引擎的技術(shù)，結(jié)合重訓(xùn)練機(jī)制，在具備低功耗的同時(shí)，使物聯(lián)網(wǎng)應(yīng)用場(chǎng)景因噪聲而導(dǎo)致推斷精度低的問(wèn)題得以解決。

圖1. (a)異步事件驅(qū)動(dòng)型AIoT芯片架構(gòu),(b)卷積神經(jīng)網(wǎng)絡(luò)電路架構(gòu),(c)芯片顯微照片,(d)語(yǔ)音關(guān)鍵詞喚醒測(cè)試波形

 

基于上述創(chuàng)新技術(shù)，課題組研制了一顆國(guó)際上功耗最低的通用型AIoT喚醒芯片，長(zhǎng)時(shí)待命（on-call waiting for events）功耗僅148nW，可供5mm紐扣電池（2mAh）使用5年，芯片演示應(yīng)用結(jié)果顯示，語(yǔ)音關(guān)鍵詞識(shí)別率達(dá)94%、異常心電圖識(shí)別率達(dá)99%，為國(guó)際迄今為止首次且唯一的“異步事件驅(qū)動(dòng)型AIoT芯片”。該工作為未來(lái)實(shí)現(xiàn)基于全異步脈沖神經(jīng)網(wǎng)絡(luò)（A-SNN）的AIoT芯片奠定了基礎(chǔ)。

 

該工作以“A 148nW General-Purpose Event-Driven Intelligent Wake-Up Chip for AIoT Devices Using Asynchronous Spike-based Feature Extractor and Convolutional Neural Network（基于異步脈沖特征提取和卷積神經(jīng)網(wǎng)絡(luò)的148nW通用事件驅(qū)動(dòng)AIoT智能喚醒芯片）”為題，在2021年2月17日于國(guó)際固態(tài)電路峰會(huì)ISSCC線上發(fā)表，為前瞻技術(shù)領(lǐng)域Session 12（Innovationsin Low-power and Secure IoT）的第一篇文章，被遴選為Highlight亮點(diǎn)論文，也是ISSCC前瞻技術(shù)領(lǐng)域（TD，TechnologyDirection）國(guó)內(nèi)首次且唯一的Highlight亮點(diǎn)論文，也是今年前瞻技術(shù)領(lǐng)域國(guó)內(nèi)唯一發(fā)表論文。

 

相關(guān)研究工作得到了國(guó)家優(yōu)秀青年科學(xué)基金、國(guó)家重點(diǎn)研發(fā)計(jì)劃等項(xiàng)目的資助，以及浙江省北大信息技術(shù)高等研究院、浙江大學(xué)、上海芯翼信息科技有限公司等平臺(tái)的支持。

 

 

面向高能效、高精度的物聯(lián)網(wǎng)傳感器應(yīng)用需求，北京大學(xué)黃如-葉樂(lè)課題組與浙江大學(xué)、浙江省北大信息技術(shù)高等研究院合作，提出了國(guó)際領(lǐng)先的動(dòng)態(tài)電荷域電容傳感技術(shù)，具有國(guó)際領(lǐng)先的傳感精度，在實(shí)現(xiàn)高精度的同時(shí)顯著降低了物聯(lián)網(wǎng)傳感節(jié)點(diǎn)的功耗；課題組同時(shí)提出了基于動(dòng)態(tài)范圍自適應(yīng)滑動(dòng)技術(shù)（Adaptive Range-Shift, ARS）的縮放型（Zoom）電容數(shù)字轉(zhuǎn)換器（Capacitance-to-Digital Converter，CDC），解決了Zoom架構(gòu)中冗余過(guò)大造成的精度損失和抗片外寄生/干擾能力差的問(wèn)題；還提出了基于功耗自感知技術(shù)（Power-Aware）的懸浮反相器型放大器陣列，解決了兼容不同傳感終端所帶來(lái)的能效損失問(wèn)題，顯著延長(zhǎng)了多應(yīng)用兼容傳感芯片的電池使用壽命。

圖2. (a)動(dòng)態(tài)電荷域電容傳感芯片架構(gòu)圖, (b)電路原理圖及工作時(shí)序圖, (c)芯片顯微照片,(d)晶圓不同位置處的芯片、濕度及其誤差測(cè)試曲線

 

基于上述創(chuàng)新技術(shù)，課題組研制了一顆國(guó)際上功耗最低的CMOS濕度傳感芯片，平均功耗僅1.5μW，可供8mm紐扣電池（42mAh）使用4年，濕度檢測(cè)分辨率高達(dá)0.0094%RH，電容檢測(cè)精度高達(dá)17.9aF，綜合性能指標(biāo)FoM高達(dá)0.135pJ?%RH2，與當(dāng)前世界最好水平相比，功耗降低了2倍，綜合性能指標(biāo)FoM提升了6倍。

 

該工作以“A 1.5μW 0.135pJ?%RH2 CMOS Humidity Sensor Using Adaptive Range-Shift Zoom CDC and Power-Aware Floating Inverter Amplifier Array（基于自適應(yīng)范圍滑動(dòng)的縮放型電容數(shù)字轉(zhuǎn)換器和功耗自感知懸浮反相器型放大器陣列的1.5μW和0.135pJ?%RH2的CMOS全集成濕度傳感器芯片）”為題，在2021年2月16日于國(guó)際固態(tài)電路峰會(huì)ISSCC線上發(fā)表，為前瞻技術(shù)領(lǐng)域Session 5（AnalogInterface）的第一篇文章，被遴選為Highlight亮點(diǎn)論文，并參與了Demo Session的演示系統(tǒng)展示。該論文為ISSCC模擬電路領(lǐng)域（ANA,Analog）國(guó)內(nèi)首次且唯一的Highlight亮點(diǎn)論文，也是今年模擬電路領(lǐng)域國(guó)內(nèi)唯一發(fā)表論文。

 

相關(guān)研究工作得到了國(guó)家優(yōu)秀青年科學(xué)基金、國(guó)家重點(diǎn)研發(fā)計(jì)劃等項(xiàng)目的資助，以及浙江大學(xué)、浙江省北大信息技術(shù)高等研究院等平臺(tái)的支持。

 

 

針對(duì)自動(dòng)駕駛、小型無(wú)人機(jī)及先進(jìn)制造業(yè)等對(duì)低成本、小型化毫米波雷達(dá)的迫切需求，北京大學(xué)廖懷林教授-劉軍華副教授課題組提出了全數(shù)字頻率源架構(gòu)，開(kāi)發(fā)了高精度數(shù)控振蕩器、數(shù)字相位插值器、寬帶線性校正算法等系列數(shù)字化射頻電路技術(shù)。

 

基于上述創(chuàng)新技術(shù)，課題組研制出一款面向毫米波調(diào)頻雷達(dá)應(yīng)用的24GHz調(diào)頻連續(xù)波頻率綜合器芯片，該頻率綜合器采用全數(shù)字架構(gòu)，輔以先進(jìn)的自適應(yīng)校準(zhǔn)算法，刷新了當(dāng)前同波段下調(diào)頻帶寬（3.2GHz@24GHz）和調(diào)頻速率（320MHz/μs）的世界紀(jì)錄，且調(diào)頻過(guò)程中最小頻率均方根誤差僅7.35kHz，也是同類最優(yōu)水平。

 

 

圖3.高性能雷達(dá)頻率源芯片照片與調(diào)頻性能

 

該工作以“A 24GHz Self-Calibrated ADPLL based FMCW Synthesizer with 0.01% rms Frequency Error under 3.2GHz Chirp Bandwidth and 320 MHz/μs Slope（24GHz頻段3.2GHz連續(xù)掃頻帶寬320 MHz/μs掃頻速度0.01%頻率均方根誤差的基于自校正全數(shù)字鎖相環(huán)的調(diào)頻連續(xù)波頻率綜合器）”為題，在2021年2月18日于國(guó)際固態(tài)電路峰會(huì)ISSCC線上發(fā)表，在頻率綜合器的Session 32（FrequencySynthesizers）專題論壇上收錄。

 

 

ISSCC會(huì)議每年2月中旬在美國(guó)舊金山召開(kāi)，是國(guó)際公認(rèn)的規(guī)模最大、領(lǐng)域內(nèi)最權(quán)威、水平最高的芯片設(shè)計(jì)領(lǐng)域?qū)W術(shù)會(huì)議，有著集成電路“奧林匹克盛會(huì)”的美譽(yù)。歷史上入選ISSCC的論文都代表著當(dāng)前全球頂尖水平，展現(xiàn)出芯片技術(shù)和產(chǎn)業(yè)的發(fā)展趨勢(shì)，多項(xiàng)“芯片領(lǐng)域里程碑式發(fā)明”均在ISSCC首次披露，如：世界上第一個(gè)集成模擬放大器芯片（1968年）、第一個(gè)8位微處理器芯片（1974年）和32位微處理器芯片（1981年）、第一個(gè)1Gb內(nèi)存DRAM芯片（1995年）、第一個(gè)多核處理器芯片（2005年）等。